キーワード


/ 名古屋研究室 / キーワード
ハードウェア記述言語
回路技術に依存しない上位の設計モデルに基づいてハードウェアの動作を 表現するための記述言語。 ソフトウェアにおけるプログラミング言語に相当する。 ハードウェア記述言語を用いた設計では、機能レベル、動作レベルでの設計記述と 評価が可能であり、さらにこの記述をそのまま論理合成ツールの入力とすることで トップダウン設計が可能になる。 また、言語記述により設計資産の再利用が容易となる等、 従来の回路図による設計に比べ多くの利点がある。 実際に広く利用されている言語の代表例としては、 VHDL、Verilog HDL、SFL等がある。
なお、最近ではC言語をベースとしたシステム記述言語によって設計記述を行い、 そのレベルでの動作検証の後に、ハードウェアとソフトウェアの機能分割へと 進める設計手法が注目されている。 しかしこのような高位レベルでの自動化、最適化技術はまだ研究途上であり、 各段階において人手による記述変更を迫られる場合が多い。
SFL
SFL (Structured Function description Language) はNTTの設計自動化システム PARTHENONとともに開発された国産のハードウェア記述言語である。 言語仕様は公開されており設計教育や研究用に多数使用されている。 論理合成、シミュレーションの各処理系と同時に言語が開発されたところに 特徴があり、 記述対象を単相同期回路に限定することで大規模回路の効率的設計を可能とする 枠組みが実現されている。 言語仕様は簡潔であり、システムレベルからゲートレベルまでの各階層を一貫して 手続き的な記述で表現できる。
大学等にはPARTHENONのソースプログラムも開示されており、 必要に応じて処理系の改良、機能追加が可能である。
FPGA
FPGA (Field Programmable Gate Array) は、利用時に論理回路の機能を 設定することができるデバイスの一種。論理機能をSRAMのようなメモリベースで 実現していれば、何度でも論理機能を再構成できる。 最近では、多品種少量生産のLSIを低コストで実現する手段として、 あるいは仕様変更に回路レベルで柔軟に対応可能とするために広く利用されている。
動的再構成可能ハードウェア
ハードウェアの論理機能を実行中にも変更可能とすることで、 アプリケーションの処理内容の変化等にもより柔軟に対応しようとするものである。 回路構成情報の書き込み単位を区切ることにより部分再構成を実現するデバイスや、 構成情報に相当するものを動作中に切り替えて利用するマルチコンテキスト型と 呼ばれる再構成可能デバイスが提案されている。 さらにデバイス内部から構成情報を操作可能とすることにより 自律再構成可能ハードウェアを実現する研究も進んでいる。

webmaster (at) arc.cs.okayama-u.ac.jp
Last update : Thursday, 12-Feb-2015 19:03:27 JST
[ Powered by Apache ] [ Powered by CentOS ]